செட்அப் ஸ்லாக் கணிப்பான்

இந்தக் கணிப்பான் பற்றி

இந்தக் கணிப்பான் இரு ஃபிளிப்-ஃபிளாப்களுக்கு இடையிலான ஒத்திசைவு எண்ணியல் பாதையின் செட்அப் நேர ஸ்லாக்கைக் கணக்கிடுகிறது; இது நிலையான நேரப் பகுப்பாய்வை (STA) உருவாக்கும் இரு சோதனைகளில் ஒன்று (ஹோல்ட் ஸ்லாக்குடன் சேர்த்து). சூத்திரம் கடிகார காலம் + கடிகார ஸ்க்யூ − தரவுப் பாதை தாமதம் − செட்அப் நேரம்: நேர்மறை ஸ்லாக் என்றால் அடுத்த கடிகார விளிம்புக்கு முன் தரவு மீதமுள்ள இடைவெளியுடன் வந்து சேர்கிறது; எதிர்மறை ஸ்லாக் என்றால் பாதை மிக மெதுவாக உள்ளது, அந்தக் கடிகார அதிர்வெண்ணில் மின்சுற்று தோல்வியடையும்.

ஒரு சிப்பில் மிக முக்கியமான பாதையைக் கண்டறியவும், அதிகபட்ச பாதுகாப்பான கடிகார அதிர்வெண்ணைத் தீர்மானிக்கவும் எண்ணியல் மற்றும் FPGA/ASIC வடிவமைப்பாளர்கள் செட்அப் ஸ்லாக் பகுப்பாய்வைப் பயன்படுத்துகின்றனர்; இது எல்லாப் பாதைகளிலும் ஸ்லாக்கை எதிர்மறை அல்லாததாக வைத்திருக்கும் குறைந்தபட்சக் கடிகார காலத்தின் தலைகீழி மட்டுமே.