Kalkylator för setupmarginal

Om denna kalkylator

Den här kalkylatorn beräknar setupmarginalen för en synkron digital sökväg mellan två vippor, en av de två kontroller (vid sidan av hold-marginalen) som ingår i statisk tidsanalys (STA). Formeln är klockperiod + klockskevning − datavägens fördröjning − setuptid: positiv marginal innebär att data anländer med marginal före nästa klockflank; negativ marginal innebär att sökvägen är för långsam och att kretsen misslyckas vid den klockfrekvensen.

Konstruktörer av digitala kretsar och FPGA/ASIC använder analys av setupmarginal för att hitta den kritiska sökvägen i ett chip och för att bestämma den högsta säkra klockfrekvensen, som helt enkelt är inversen av den minsta klockperiod som håller marginalen icke-negativ för varje sökväg.