셋업 슬랙 계산기

클록 주기, 데이터 경로 지연, 셋업 시간, 클록 스큐를 입력하여 셋업 슬랙과 최대 주파수를 구하세요.

사용 방법

  1. 위 입력란에 값을 입력하세요.
  2. 계산을 누르면 결과가 즉시 표시됩니다.
  3. 공유 버튼으로 결과 링크를 복사하세요.

이 계산기 정보

이 계산기는 두 플립플롭 사이 동기식 디지털 경로의 셋업 타이밍 슬랙을 구합니다. 이는 정적 타이밍 분석(STA)을 이루는 (홀드 슬랙과 함께하는) 두 검사 중 하나입니다. 공식은 클록 주기 + 클록 스큐 − 데이터 경로 지연 − 셋업 시간입니다. 슬랙이 양수이면 데이터가 다음 클록 에지보다 여유 있게 먼저 도착한다는 뜻이고, 음수이면 경로가 너무 느려서 그 클록 주파수에서 회로가 실패한다는 뜻입니다.

디지털 및 FPGA/ASIC 설계자는 셋업 슬랙 분석으로 칩의 임계 경로를 찾고 안전한 최대 클록 주파수를 정합니다. 이 값은 모든 경로에서 슬랙이 음수가 되지 않게 하는 최소 클록 주기의 역수입니다.

Was this helpful?

최대 3개의 반응을 선택할 수 있습니다.

Comments

  • Be the first to comment.

인기 계산기

모든 계산기