Máy tính độ dư setup (slack)

Giới thiệu về công cụ này

Công cụ này tính độ dư thời gian setup của một đường đồng bộ số giữa hai flip-flop, một trong hai phép kiểm tra (cùng với độ dư hold) tạo nên phân tích thời gian tĩnh (STA). Công thức là Chu kỳ xung nhịp + Độ lệch xung nhịp − Độ trễ đường dữ liệu − Thời gian setup: độ dư dương nghĩa là dữ liệu đến với biên dư trước cạnh xung nhịp tiếp theo; độ dư âm nghĩa là đường đi quá chậm và mạch sẽ hỏng ở tần số xung nhịp đó.

Nhà thiết kế số và FPGA/ASIC dùng phân tích độ dư setup để tìm đường găng trong một con chip và xác định tần số xung nhịp an toàn tối đa, đơn giản là nghịch đảo của chu kỳ xung nhịp nhỏ nhất giữ độ dư không âm trên mọi đường đi.